4.2 FPGA內部邏輯設計
這部分的軟件(邏輯設計)是本系統的一個重點。主要包括指數衰減ROM1、正弦信號ROM2、數字乘法器等3個模塊。圖8為指數衰減信號產生模塊;圖9所示為正弦信號產生模塊,采用的是DDS技術,這兩部分其實都是通過matlab文件計算后生成的定點初始化文件存入到FPGA的片上RAM中;圖10給出的是實現前兩個模塊相乘的14位數字乘法器,用于實現數字調制器。
圖11給出了邏輯設計完后在Qualtus軟件中通過嵌入式邏輯分析儀signalTab看到的輸出波形。
這部分的軟件(邏輯設計)是本系統的一個重點。主要包括指數衰減ROM1、正弦信號ROM2、數字乘法器等3個模塊。圖8為指數衰減信號產生模塊;圖9所示為正弦信號產生模塊,采用的是DDS技術,這兩部分其實都是通過matlab文件計算后生成的定點初始化文件存入到FPGA的片上RAM中;圖10給出的是實現前兩個模塊相乘的14位數字乘法器,用于實現數字調制器。

