3硬件設(shè)計(jì)
從圖4可以看出，系統(tǒng)的硬件組成模塊較多，但控制器、人機(jī)接口、FPGA平臺(tái)的硬件不是本文的重點(diǎn)，故不作闡述。只對(duì)其中的數(shù)模轉(zhuǎn)換器和低通濾波器LPF做簡(jiǎn)單說明。
3.1 DAC模塊
如圖5所示在FPGA內(nèi)部實(shí)現(xiàn)的數(shù)字相乘(調(diào)制)需要通過DAC轉(zhuǎn)變成為模擬信號(hào)，這里的DAC采用的是14位的高速DA，再經(jīng)過運(yùn)放OPA690將差分電流轉(zhuǎn)為單端電壓信號(hào)。
3.2低通平滑濾波器
如圖6所示，經(jīng)DA輸出的信號(hào)經(jīng)過兩級(jí)由OPA690組成的低通濾波器后平滑輸出。
4軟件設(shè)計(jì)
本系統(tǒng)的軟件包括兩部分：一是單片機(jī)控制器的軟件設(shè)計(jì);另一部分是FPGA的邏輯設(shè)計(jì)部分。
4.1單片機(jī)控制程序
51單片機(jī)主要起到控制中心的作用，具體包括人機(jī)接口、參數(shù)計(jì)算、控制數(shù)據(jù)傳送給FPGA.這部分的軟件流程圖如圖7所示。
從圖4可以看出，系統(tǒng)的硬件組成模塊較多，但控制器、人機(jī)接口、FPGA平臺(tái)的硬件不是本文的重點(diǎn)，故不作闡述。只對(duì)其中的數(shù)模轉(zhuǎn)換器和低通濾波器LPF做簡(jiǎn)單說明。
3.1 DAC模塊
如圖5所示在FPGA內(nèi)部實(shí)現(xiàn)的數(shù)字相乘(調(diào)制)需要通過DAC轉(zhuǎn)變成為模擬信號(hào)，這里的DAC采用的是14位的高速DA，再經(jīng)過運(yùn)放OPA690將差分電流轉(zhuǎn)為單端電壓信號(hào)。
如圖6所示，經(jīng)DA輸出的信號(hào)經(jīng)過兩級(jí)由OPA690組成的低通濾波器后平滑輸出。
本系統(tǒng)的軟件包括兩部分：一是單片機(jī)控制器的軟件設(shè)計(jì);另一部分是FPGA的邏輯設(shè)計(jì)部分。
4.1單片機(jī)控制程序
51單片機(jī)主要起到控制中心的作用，具體包括人機(jī)接口、參數(shù)計(jì)算、控制數(shù)據(jù)傳送給FPGA.這部分的軟件流程圖如圖7所示。
