AM29LV800BT為1Mb，工作電壓為2.7～3.6V，可以被配置為8位或者16位的數(shù)據(jù)寬度。它共有19個扇區(qū)，可以以8位（字節(jié)模式）或16位（字模式）數(shù)據(jù)寬度的方式工作。由于AM29LV800BT內部具有升壓電路，因此只需一個3.0V的電源即可完成在系統(tǒng)的編程與擦除操作。通過對其內部的命令寄存器寫入符合JEDEC標準的命令序列，可對Flash進行編程（燒寫）、整片擦除、按扇區(qū)擦除以及其它操作。
2、IDE接口電路設計
因為ADSP-BF533的數(shù)據(jù)總線是3.3V的高電平邏輯值，可能出現(xiàn)不能驅動外部SV的邏輯電平的情況，而且連接在數(shù)據(jù)總線的器件較多，也有可能使數(shù)據(jù)總線上的驅動能力不足。因此，需要對總線，特別是數(shù)據(jù)總線進行加強驅動能力的設計，這里數(shù)據(jù)總線使用SN74LVTH16245來進行雙向驅動。SN74LVTH 16245A的功能與74HC245類似，也是通過輸出使能（OE）和數(shù)據(jù)傳輸方向（DIR）引腳來完成總線隔離與數(shù)據(jù)傳輸方向控制功能，不同的是，SN74LVTH 16245A支持16位雙向傳輸，而74HC245支持8位。
IDE接口是一種任務寄存器結構的接口，主機通過訪問端口寄存器來讀寫硬盤。IDE寄存器可分為兩組：控制寄存器組和命令寄存器組。在IDE與ADSP-BF533的接口電路中，片選信號TER0、TER1和74HC245的OE連接到 CPLD，由CPLD進行邏輯控制。IDE與ADSP-BF533接口圖如圖4所示。
系統(tǒng)外接攝像頭，視頻圖像是通過攝像頭的CMOS傳感器采集獲得的，本系統(tǒng)選用CMOS圖像傳感器芯片OV7648，它與ADSP-BF533的接口電路如圖5所示。
軟件系統(tǒng)設計
系統(tǒng)上電以后首先進行自檢，然后進行初始化，初始化程序包括對OV7648的設置、PLL、SDRAM和EBIU的設置、DMA0_PPI中斷的設置以及對硬盤的初始化，然后進行視頻圖像的采集。
ADSP-BF533采用DMA方式將攝像頭輸出的數(shù)據(jù)通過PPI口讀入，并直接送入SDRAM中。當采集完一幀數(shù)據(jù)后，DMA將產(chǎn)生中斷，在中斷服務程序中先屏蔽本中斷，調用MPEG-4編碼庫對剛才的一幀數(shù)據(jù)進行壓縮編碼，壓縮完成后將數(shù)據(jù)存入SDRAM中，計數(shù)器加1，然后重新配置DMA0_ PPI中斷采集下一幀數(shù)據(jù)。在主程序中檢測標志位為1時，就表示己壓縮完500幀數(shù)據(jù)，ADSP-BF533調用FAT32文件系統(tǒng)子程序，再通過ADSP-BF533的DMA方式將壓縮后的數(shù)據(jù)存入硬盤。ADSP-BF533重新開始計數(shù)進行視頻采集壓縮。
程序開始首先對PLL、EBIU、SDRAM、CPLD和OV7648進行初始化配置，然后啟動OV 7648進行視頻圖像數(shù)據(jù)的采集，通過初始化對DMA0_ PPI中斷的設置，將ADSP-BF533的PPI接口上從OV7648傳送過來的視頻流中的視頻圖像存儲到外部存儲器SDRAM中。系統(tǒng)軟件設計主流程圖如圖6所示。
2、IDE接口電路設計
因為ADSP-BF533的數(shù)據(jù)總線是3.3V的高電平邏輯值，可能出現(xiàn)不能驅動外部SV的邏輯電平的情況，而且連接在數(shù)據(jù)總線的器件較多，也有可能使數(shù)據(jù)總線上的驅動能力不足。因此，需要對總線，特別是數(shù)據(jù)總線進行加強驅動能力的設計，這里數(shù)據(jù)總線使用SN74LVTH16245來進行雙向驅動。SN74LVTH 16245A的功能與74HC245類似，也是通過輸出使能（OE）和數(shù)據(jù)傳輸方向（DIR）引腳來完成總線隔離與數(shù)據(jù)傳輸方向控制功能，不同的是，SN74LVTH 16245A支持16位雙向傳輸，而74HC245支持8位。
IDE接口是一種任務寄存器結構的接口，主機通過訪問端口寄存器來讀寫硬盤。IDE寄存器可分為兩組：控制寄存器組和命令寄存器組。在IDE與ADSP-BF533的接口電路中，片選信號TER0、TER1和74HC245的OE連接到 CPLD，由CPLD進行邏輯控制。IDE與ADSP-BF533接口圖如圖4所示。
圖4 IDE與ADSP-BF533接口電路
3、圖像采集電路系統(tǒng)外接攝像頭，視頻圖像是通過攝像頭的CMOS傳感器采集獲得的，本系統(tǒng)選用CMOS圖像傳感器芯片OV7648，它與ADSP-BF533的接口電路如圖5所示。
圖5 OV7648與ADSP-BF533的接口電路
OV7648芯片通過CAMERA INTERFACE口與ADSP-BF533連接。其中復位引腳RESET與CPLD的OV7648RSET相連；SIO_C、SIO_D是OV7648的I2C總線；XCLK外接一個24.567MHz的晶振，作為OV7648芯片的驅動時鐘。軟件系統(tǒng)設計
系統(tǒng)上電以后首先進行自檢，然后進行初始化，初始化程序包括對OV7648的設置、PLL、SDRAM和EBIU的設置、DMA0_PPI中斷的設置以及對硬盤的初始化，然后進行視頻圖像的采集。
ADSP-BF533采用DMA方式將攝像頭輸出的數(shù)據(jù)通過PPI口讀入，并直接送入SDRAM中。當采集完一幀數(shù)據(jù)后，DMA將產(chǎn)生中斷，在中斷服務程序中先屏蔽本中斷，調用MPEG-4編碼庫對剛才的一幀數(shù)據(jù)進行壓縮編碼，壓縮完成后將數(shù)據(jù)存入SDRAM中，計數(shù)器加1，然后重新配置DMA0_ PPI中斷采集下一幀數(shù)據(jù)。在主程序中檢測標志位為1時，就表示己壓縮完500幀數(shù)據(jù)，ADSP-BF533調用FAT32文件系統(tǒng)子程序，再通過ADSP-BF533的DMA方式將壓縮后的數(shù)據(jù)存入硬盤。ADSP-BF533重新開始計數(shù)進行視頻采集壓縮。
程序開始首先對PLL、EBIU、SDRAM、CPLD和OV7648進行初始化配置，然后啟動OV 7648進行視頻圖像數(shù)據(jù)的采集，通過初始化對DMA0_ PPI中斷的設置，將ADSP-BF533的PPI接口上從OV7648傳送過來的視頻流中的視頻圖像存儲到外部存儲器SDRAM中。系統(tǒng)軟件設計主流程圖如圖6所示。
圖6 系統(tǒng)主程序流程圖
