TTL電平與CMOS電平的區(qū)別：
(一)TTL高電平3.6~5V，低電平0V~2.4V
CMOS電平Vcc可達到12V
CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為0.1Vcc。
CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。
TTL電路不使用的輸入端懸空為高電平
另外，CMOS集成電路電源電壓可以在較大范圍內變化，因而對電源的要求不像TTL集成電路那樣嚴格。
用TTL電平他們就可以兼容
關鍵詞:儀器儀表 測試測量 電路數(shù)據(jù) 信號知識 瀏覽量：916
聲明：凡本網注明"來源：儀商網"的所有作品，版權均屬于儀商網，未經本網授權不得轉載、摘編使用。
經本網授權使用，并注明"來源：儀商網"。違反上述聲明者，本網將追究其相關法律責任。
本網轉載并注明自其它來源的作品，歸原版權所有人所有。目的在于傳遞更多信息，并不代表本網贊同其觀點或證實其內容的真實性，不承擔此類作品侵權行為的直接責任及連帶責任。如有作品的內容、版權以及其它問題的，請在作品發(fā)表之日起一周內與本網聯(lián)系，否則視為放棄相關權利。
本網轉載自其它媒體或授權刊載，如有作品內容、版權以及其它問題的，請聯(lián)系我們。相關合作、投稿、轉載授權等事宜，請聯(lián)系本網。
QQ：2268148259、3050252122。
 |
 |
 粵公網安備 44010502000033號 |
粵ICP備16022018號-4 |
