傳統(tǒng)封裝是先將硅晶圓"切割"成單個(gè)芯片，然后將芯片連接到印刷電路板并建立電氣連接，而晶圓級(jí)封裝則是在晶圓級(jí)進(jìn)行電氣連接和成型，然后使用激光切割芯片。就芯片配置而言，晶圓級(jí)芯片尺寸封裝（WLCSP）與倒裝芯片的最大區(qū)別在于，WLCSP的芯片與印刷電路板之間沒(méi)有基板。相反，再分布層（RDL）取代了基板，從而縮小了封裝尺寸并增強(qiáng)了熱傳導(dǎo)。

晶圓級(jí)封裝分為兩種類型：扇入式和扇出式。扇入式晶圓級(jí)封裝主要用于技術(shù)要求較低的低端手機(jī)，RDL走向晶粒中心。在2007年推出的扇出型封裝中，RDL和焊球的尺寸超過(guò)了芯片的尺寸，因此芯片可以有更多的輸入和輸出，同時(shí)保持較薄的外形3。核心封裝主要用于不需要高端技術(shù)的汽車和網(wǎng)絡(luò)應(yīng)用，如射頻和信息娛樂(lè)芯片，在近15億美元的扇出封裝市場(chǎng)中占比不到20%。高密度和超高密度主要用于移動(dòng)應(yīng)用，預(yù)計(jì)將擴(kuò)展到一些網(wǎng)絡(luò)和高性能計(jì)算應(yīng)用。全球最大的WLCSP制造商是臺(tái)積電。

在過(guò)去的十年中，堆疊式WLCSP得到了充分發(fā)展，它允許在同一封裝內(nèi)集成多個(gè)集成電路，既可用于異質(zhì)鍵合（集成邏輯芯片和存儲(chǔ)芯片），也可用于存儲(chǔ)芯片堆疊。在2.5-D堆疊中，兩個(gè)或更多芯片并排放置，一個(gè)芯片與另一個(gè)芯片之間用中間件連接。2.5-D堆疊根據(jù)所使用的內(nèi)插件種類可分為幾類：

硅內(nèi)插器是唯一需要TSV（即硅通孔）的類型，TSV是一種穿過(guò)硅芯片或晶圓的垂直電氣連接。硅內(nèi)插器使用的是一種穩(wěn)定的技術(shù)，已在市場(chǎng)上使用了十多年，但硅的成本很高，而且需要前端技術(shù)和制造能力。臺(tái)積電的CoWoS-S（晶片上基板芯片）在市場(chǎng)上占據(jù)主導(dǎo)地位。

硅橋相對(duì)較新。由于硅橋使用的硅量比傳統(tǒng)硅內(nèi)插器少，因此更薄，從而降低了功耗，提高了設(shè)計(jì)靈活性。與傳統(tǒng)硅插針相比，硅橋的優(yōu)勢(shì)在于可以實(shí)現(xiàn)更先進(jìn)的系統(tǒng)級(jí)集成，因此被用于人工智能等高性能計(jì)算（HPC）領(lǐng)域。具有代表性的技術(shù)包括英特爾的EMIB（嵌入式多芯片互連橋）和臺(tái)積電的CoWoS-L。

再分布層也可以作為內(nèi)插層。這種技術(shù)的最大優(yōu)勢(shì)在于，創(chuàng)建RDL的光刻工藝可實(shí)現(xiàn)精細(xì)圖案化，從而提高速度和散熱性能。臺(tái)積電的CoWoS-R（基板上芯片RDL）即將開始批量生產(chǎn)。

玻璃也正在成為下一代內(nèi)插材料。它在高頻帶寬下具有低成本和低功率損耗的特點(diǎn)，但可能在一段時(shí)間內(nèi)還無(wú)法推向市場(chǎng)。

在三維堆疊中，多個(gè)芯片面朝下相互疊放，可以使用或不使用中間膜。3-D堆疊主要有兩種類型。最常見(jiàn)的是帶微凸塊（μ-凸塊）的TSV。新的替代方法是無(wú)緩沖混合鍵合，使用介質(zhì)鍵合和嵌入式金屬形成互連；存儲(chǔ)器廠商正在探索這種方法。

先進(jìn)封裝市場(chǎng)受終端應(yīng)用驅(qū)動(dòng)

自2010年代中期以來(lái)，扇出式晶圓級(jí)封裝一直占據(jù)主導(dǎo)地位，市場(chǎng)份額約為60%。扇出封裝比堆疊封裝成本更低，而且具有高耐熱性和小外形尺寸的特點(diǎn)。這些特性使其適用于移動(dòng)應(yīng)用，而移動(dòng)應(yīng)用可能會(huì)產(chǎn)生對(duì)扇出式封裝的大部分需求。

蘋果公司的應(yīng)用處理器、圖形芯片以及5G和6G調(diào)制解調(diào)器芯片采用扇出先進(jìn)封裝。蘋果是該技術(shù)的最大用戶，消耗了臺(tái)積電生產(chǎn)的大部分產(chǎn)品。其他頂級(jí)無(wú)晶圓廠企業(yè)，即設(shè)計(jì)和銷售硬件和芯片但外包生產(chǎn)的公司，也在大規(guī)模生產(chǎn)的芯片中使用扇出技術(shù)。

高性能計(jì)算和網(wǎng)絡(luò)應(yīng)用的大部分增長(zhǎng)可能來(lái)自人工智能芯片、邊緣計(jì)算和消費(fèi)類設(shè)備中的網(wǎng)絡(luò)芯片，它們需要扇出封裝所能提供的小外形尺寸和經(jīng)濟(jì)實(shí)惠的成本。

最有可能推動(dòng)2.5-D堆疊技術(shù)增長(zhǎng)的可能是HPC應(yīng)用，數(shù)據(jù)中心對(duì)這種應(yīng)用的需求量很大。雖然2022年使用2.5-D堆疊技術(shù)的數(shù)據(jù)中心容量不到20%，但在未來(lái)五年內(nèi)，這一比例可能會(huì)增加到50%。對(duì)于移動(dòng)應(yīng)用而言，2.5-D封裝被認(rèn)為成本過(guò)高，但隨著下一代產(chǎn)品的到來(lái)，這種情況可能會(huì)有所改變，因?yàn)橄乱淮a(chǎn)品將采用成本更低的硅橋、RDL和玻璃中間膜。