因此，在2010年左右達(dá)到1.4μm時(shí)，該行業(yè)轉(zhuǎn)向了晶圓廠的另一項(xiàng)創(chuàng)新——深溝槽隔離（DTI）。在DTI中，目標(biāo)是使光電二極管更高，從而增加單位面積的容量。為了在工廠中啟用DTI，供應(yīng)商采用了BSI架構(gòu)，并通過各種工藝步驟使光電二極管更高。更高的二極管還需要在結(jié)構(gòu)周圍增加硅的厚度。

不過，相比之前，此時(shí)像素縮放速度明顯變慢。據(jù)TechInsights稱，供應(yīng)商需要三年的時(shí)間才能從1.4μm（2008）升級(jí)到1.12μm（2011），四年達(dá)到1μm（2015），再過三年達(dá)到0.9μm（2018）。

TechInsights分析師Ray Fontaine在最近的博客中說(shuō)：“總而言之，我們相信DTI和相關(guān)鈍化方案的發(fā)展是導(dǎo)致1.12μm像素延遲到0.9μm像素延遲引入的主要原因?！?

③、創(chuàng)新技術(shù)恢復(fù)像素縮放競(jìng)賽

最近，這些問題終于得到了解決，像素縮放競(jìng)賽恢復(fù)。

在2018年，三星突破了1μm的壁壘，達(dá)到0.9μm，其次是Sony在2019年達(dá)到0.8μm，在2020年突破了0.7μm。

對(duì)于亞微米級(jí)的像素縮放，行業(yè)需要更多的創(chuàng)新。Fontaine在最近的演講中說(shuō)：“隨著像素的縮小，需要更厚的有源（硅）來(lái)維持合適的光電二極管尺寸。”“更厚的有源（硅）的關(guān)鍵技術(shù)推動(dòng)因素是DTI和相關(guān)的高k缺陷鈍化膜。”

用高k膜制作圖像傳感器遵循傳統(tǒng)流程，但不同之處在于，高k膜沉積在DTI溝槽的襯里上方。

對(duì)于高k和其他工藝，供應(yīng)商在fab中采用兩種不同的方法，分別是前DTI（F-DTI）和后DTI（B-DTI）。F-DTI使用多晶硅間隙填充，并且多晶硅可以具有電壓偏置以改善表面釘扎。F-DTI還可以進(jìn)行更多熱處理，以減少蝕刻損傷泄漏。而 B-DTI使用帶負(fù)電荷的高k膜來(lái)積累電荷，并將費(fèi)米能級(jí)固定在表面，然后抑制暗電流泄漏。高k膜工藝是原子層沉積（ALD），B-DTI通常使用氧化物間隙填充，但也嘗試了一些金屬填充甚至空氣間隙，并已用于批量生產(chǎn)。

接下來(lái)，像素縮放會(huì)繼續(xù)嗎？

像素縮放可能會(huì)持續(xù)超過0.7μm。隨著像素縮小到0.7μm以上，許多方面都需要進(jìn)行優(yōu)化。

一方面是B-DTI，用于深二極管的高能注入，用于彩色和微透鏡的光學(xué)結(jié)構(gòu)收縮等關(guān)鍵項(xiàng)目仍將是發(fā)展重點(diǎn)。定義像素內(nèi)晶體管和互連的更基本的設(shè)計(jì)規(guī)則需要更新。

另一個(gè)方面是移動(dòng)傳感器的像素間距正在接近光的波長(zhǎng)。例如，如今研發(fā)中使用的是0.6μm像素間距，它小于0.65μm（650nm）的紅光波長(zhǎng)。但問題在于，在接近極限的情況下，有沒有必要縮小到亞波長(zhǎng)。

其實(shí)將像素大小縮小到亞波長(zhǎng)并不意味著在像素級(jí)別上能獲得更多有價(jià)值的空間分辨率信息。1.0微米像素的光學(xué)結(jié)構(gòu)使用許多亞波長(zhǎng)特征，例如，通過光導(dǎo)，用于抑制串?dāng)_的狹窄金屬網(wǎng)格和用于量子效率的狹窄介電壁正在得到改善。這種納米級(jí)的光學(xué)工程已經(jīng)存在于當(dāng)前的像素中，并且已經(jīng)使用了很多年，因此，轉(zhuǎn)移到亞波長(zhǎng)并不是一場(chǎng)革命。

所以，持續(xù)縮小的局限性可能來(lái)自用戶利益而非技術(shù)。如今，應(yīng)用程序在縮小像素尺寸方面不斷發(fā)現(xiàn)最終用戶的價(jià)值，因此這正在推動(dòng)趨勢(shì)。只要這種情況持續(xù)下去，CMOS圖像傳感器技術(shù)的發(fā)展就會(huì)支持這一方向。

3、創(chuàng)新：堆疊和互連

除了像素縮放以外，CMOS圖像傳感器還正在進(jìn)行其他創(chuàng)新，例如管芯堆疊。供應(yīng)商還使用不同的互連技術(shù)，例如硅通孔（TSV），混合鍵合以及像素到像素。

多年來(lái)，包括像素陣列和邏輯電路在內(nèi)的圖像傳感器都在同一個(gè)芯片上。重大變化發(fā)生在2012年，當(dāng)時(shí)索尼推出了兩片式堆疊式圖像傳感器。

芯片堆疊使供應(yīng)商能夠?qū)鞲衅骱吞幚砉δ懿鸱值讲煌男酒希@允許傳感器具有更多功能，同時(shí)還可以減小管芯尺寸。為此，索尼基于90nm工藝開發(fā)了一個(gè)像素陣列芯片，該芯片堆疊在一個(gè)單獨(dú)的65nm圖像信號(hào)處理器（ISP）芯片上，提供處理功能，并將兩個(gè)管芯連接起來(lái)。

最終，其他人轉(zhuǎn)向了類似的芯片堆疊方法。通常，頂部像素陣列裸片基于成熟節(jié)點(diǎn)，底部ISP芯片的工藝范圍為65nm，40nm和28nm。而14nm finFET技術(shù)則正在研發(fā)中。

同時(shí)，三星和索尼在2018年開發(fā)了三層設(shè)備。例如，在索尼的CMOS圖像傳感器產(chǎn)品線的一種版本中，DRAM單元夾在圖像傳感器和邏輯管芯之間。嵌入式DRAM可實(shí)現(xiàn)更快的數(shù)據(jù)讀取。

除了管芯堆疊之外，供應(yīng)商還開發(fā)了不同的互連方案，該方案將一個(gè)管芯連接到另一個(gè)管芯。最初，OmniVision，Samsung和Sony使用了TSV，它們是類似于通孔的微小電氣互連。

2016年，索尼轉(zhuǎn)向了一種稱為銅混合鍵合的互連技術(shù)。三星仍處于TSV陣營(yíng)中，而OmniVision則同時(shí)進(jìn)行TSV和混合綁定。

在混合鍵合中，使用銅-銅互連線連接管芯。為此，在晶圓廠中處理兩個(gè)晶圓。一個(gè)是邏輯晶片，另一個(gè)是像素陣列晶片。使用介電鍵合將兩個(gè)晶片接合在一起，然后進(jìn)行金屬對(duì)金屬的連接。