圖3 整體框圖
ZSDA1000的整體框圖如圖3所示。采用FPGA為核心處理器，負(fù)責(zé)ADC的高速數(shù)據(jù)讀取、PCIE高速數(shù)據(jù)傳輸和相關(guān)控制功能。ADC采用雙路8位高速ADC，采樣頻率1.0GSPS，與上位機(jī)通信采用PCIE×4進(jìn)行通信，板載1GB DDRIII。
3、ZSDA1000的性能
垂直分辨率：8 bit
最大采樣率：1GSa/CH
通道數(shù)：2CH
信號輸入范圍：100mVpp~5Vpp
模擬帶寬：DC～350MHz
死區(qū)時間：10μS
板載內(nèi)存：1GB DDRIII
通信鏈路：PCI Express 2.0
4、ZSDA1000應(yīng)用——質(zhì)譜儀
關(guān)鍵詞:儀器儀表 測試測量 信息模塊 瀏覽量：729
聲明：凡本網(wǎng)注明"來源：儀商網(wǎng)"的所有作品，版權(quán)均屬于儀商網(wǎng)，未經(jīng)本網(wǎng)授權(quán)不得轉(zhuǎn)載、摘編使用。
經(jīng)本網(wǎng)授權(quán)使用，并注明"來源：儀商網(wǎng)"。違反上述聲明者，本網(wǎng)將追究其相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它來源的作品，歸原版權(quán)所有人所有。目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如有作品的內(nèi)容、版權(quán)以及其它問題的，請?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
本網(wǎng)轉(zhuǎn)載自其它媒體或授權(quán)刊載，如有作品內(nèi)容、版權(quán)以及其它問題的，請聯(lián)系我們。相關(guān)合作、投稿、轉(zhuǎn)載授權(quán)等事宜，請聯(lián)系本網(wǎng)。
QQ：2268148259、3050252122。
 |
 |
 粵公網(wǎng)安備 44010502000033號 |
粵ICP備16022018號-4 |
