6 結(jié)束語
本文介紹了FPGA開發(fā)平臺(tái)中EDA工具集成的各種技術(shù)，以及部署SGD軟件實(shí)現(xiàn)遠(yuǎn)程訪問的方法。FPGA開發(fā)平臺(tái)是為面向高性能通用邏輯與信號(hào)處理的自主千萬門級(jí)FPGA課題產(chǎn)品研發(fā)建立的設(shè)計(jì)平臺(tái)。在此平臺(tái)上設(shè)計(jì)團(tuán)隊(duì)不受地域限制，通過瀏覽器即可遠(yuǎn)程使用平臺(tái)集成的各種EDA工具。在FPGA開發(fā)平臺(tái)上，已經(jīng)完成第一個(gè)全自主千萬門級(jí)FPGA的第一次MPW芯片設(shè)計(jì)，打通了數(shù)字ASIC設(shè)計(jì)、定制設(shè)計(jì)、數(shù)?；旌显O(shè)計(jì)全流程。
關(guān)鍵詞:芯片 集成電路 FPGA芯片 瀏覽量：59367
聲明：凡本網(wǎng)注明"來源：儀商網(wǎng)"的所有作品，版權(quán)均屬于儀商網(wǎng)，未經(jīng)本網(wǎng)授權(quán)不得轉(zhuǎn)載、摘編使用。
經(jīng)本網(wǎng)授權(quán)使用，并注明"來源：儀商網(wǎng)"。違反上述聲明者，本網(wǎng)將追究其相關(guān)法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明自其它來源的作品，歸原版權(quán)所有人所有。目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)或證實(shí)其內(nèi)容的真實(shí)性，不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如有作品的內(nèi)容、版權(quán)以及其它問題的，請(qǐng)?jiān)谧髌钒l(fā)表之日起一周內(nèi)與本網(wǎng)聯(lián)系，否則視為放棄相關(guān)權(quán)利。
本網(wǎng)轉(zhuǎn)載自其它媒體或授權(quán)刊載，如有作品內(nèi)容、版權(quán)以及其它問題的，請(qǐng)聯(lián)系我們。相關(guān)合作、投稿、轉(zhuǎn)載授權(quán)等事宜，請(qǐng)聯(lián)系本網(wǎng)。
QQ：2268148259、3050252122。
 |
 |
 粵公網(wǎng)安備 44010502000033號(hào) |
粵ICP備16022018號(hào)-4 |
