調(diào)試數(shù)字硬件設計可能壓力大、耗時長，但我們有辦法來緩解壓力。

工程設計項目中最令人振奮的時刻之一就是第一次將硬件移到實驗室準備開始集成測試的時候。開發(fā)過程中的這個階段通常需要很長時間，也會對所有的項目工程師造成很大的壓力。不過，現(xiàn)有的工具和方法能減輕壓力，幫助推進項目進展。

讓我們來看一下，如何在將設計推進到更高層面的過程中最大限度地減少可能發(fā)生的任何問題，以及如何快速順利地通過調(diào)試階段。

從第一天起就要設想如何進行測試

所有工程師都知道，隨著開發(fā)進程的推進，修改問題的成本也會相應增加。一旦設計方案最終定型并投產(chǎn)，再修改引腳輸出錯誤的成本必然高于早期設計評估時修改的成本。此外，在測試與集成方面也同樣存在成本問題，越早考慮硬件、FPGA、系統(tǒng)等的測試問題并編寫測試規(guī)范，就越便于工程設計團隊考慮到必要的測試點、連接和功能性。測試的目的是確保能推出可滿足用戶具體要求的安全系統(tǒng)。因此，我們必須確保測試能體現(xiàn)所有要求，而功能測試則要求應能實現(xiàn)流程傳遞并可跟蹤設計要求(即每個測試均應滿足其所對應的需求)。

此外，對設計驗證模型進行編輯也是一種非常好的做法，能詳細說明測試每項功能要求的方法，如具體的測試、分析或讀取方法(條件是在另一個項目上較早明確或測試了相關要求)。文檔(圖1)可能還涉及哪些測試需用于設計驗證，以及哪些用于生產(chǎn)運行。在項目階段早期即完成上述文檔，可確保系統(tǒng)設計團隊和測試設備的設計團隊獲得明確的基本方法。

但是，在進行功能性測試之前，設計工程師還必須確保底層硬件的正確性。他們通常需要包含電源、性能和硬件基本驗證等內(nèi)容的硬件級測試規(guī)范，而硬件基本驗證需在功能測試之前進行。

明確需要何種測試設備以及什么樣的性能非常重要，例如需要分析信號發(fā)生器和邏輯分析器是否能提供足夠的存儲深度和工作頻率?此外，還需明確是否需要更專業(yè)化的測試設備，如任意波形生成器、高穩(wěn)定性頻率參考等。

設計階段應包括的內(nèi)容

在硬件的設計過程中，或許應包括幾項設計特性和功能，以使電路板的測試能夠更方便。相關要求可能比較簡單，也可能較有深度。

最簡單也是最常見的測試規(guī)定是在所有電壓源上放置測試點，這避免了探詢焊接點時造成損壞的可能性。不過，還有一種比較好的辦法，是讓連接接地(0V)返回的焊盤靠近電壓測試點，從而簡化測試工作。若采用高值電阻來保護這個測試點，就能限制測試中意外短路情況下的電流。我們也可考慮給這些焊盤添加測試引腳，使其連接到可隨后在生產(chǎn)運行期間記錄結(jié)果的自動測試系統(tǒng)上。

此外，監(jiān)控時鐘和復位輸出的功能至關重要。因此，在復位線路上放置測試點不矢為一種好辦法。另外，還應確保正確端接不使用的時鐘緩沖器并添加測試點，從而便于對時鐘進行探詢。此外還可考慮添加測試端口，通過信號發(fā)生器、邏輯分析儀或其他測試工具來實現(xiàn)信號的注入和提取。

為了幫助原型設計達到功耗要求，如果可能，通常比較好的做法是在電壓調(diào)整器的輸出端串聯(lián)低值電阻(10毫歐、100毫歐等)，以便精確測量電源軌上的電流。

眾多FPGA器件也都能提供采用溫度二極管監(jiān)控芯片溫度的方法。需要想辦法為二極管提供恒定電流。測定芯片溫度有助于我們確保結(jié)溫不超出額定值。要確保所有組件都適當就位，明確是否符合設計方案的要求，特別是如果只有一個上拉或下拉電阻應就位并選擇配置模式時更是如此。

檢查完印刷電路板上的各組件之后，下一步就是首次給電路板加電。對于任何工程師來說，這都是非常緊張的時刻。但是，在設計階段(測試點、電流感測電阻等)編制的測試規(guī)定將在這時發(fā)揮很大的協(xié)助作用。第一步是確保負載點和其他穩(wěn)壓器的功率輸出不發(fā)生短路返回。您可能會在帶載器件(具有高電流要求)的電源軌上發(fā)現(xiàn)低阻抗，不過阻抗應大于1歐姆。