按照一般基站BBU的軟件設計,物理層協(xié)議棧運行于DSP上,MAC及以上協(xié)議棧運行于CPU之上,因此對于B4860這樣的芯片整體軟件架構如下圖所示。每兩個DSP核為一組,負責一個小區(qū),每個核分別處理上行和下行數(shù)據(jù),共六個DSP核因此對應三個LTE小區(qū),可提供實時的調度性能以滿足物理層對實時性的需要,同時基于共享內存池的LINX交互模塊提供DSP與DSP,CPU與DSP間的高效無縫通信。CPU核上的MAC層及高層協(xié)議棧中對性能敏感的部分,運行于Enea OSE的應用提供實時的性能的保證,使之符合LTE的1ms限制的調度要求。對于實時性要求不高的部分,可直接運行于MCP上的Enea Linux之上,例如運維等部分。本套軟件方案已應用于此客戶的量產型基站產品中。