ispLSI?：萊迪思性能領(lǐng)先的 CPLD 產(chǎn)品系列的名稱。世界上最快的高密度產(chǎn)品，提供非易失的，在系統(tǒng)可編程能力和非并行系統(tǒng)性能。
ispPAC?：萊迪思唯一的可編程模擬電路系列的名稱。世界上第一個真正的可編程模擬產(chǎn)品，提供無與倫比的所見即所得（WYSIYG）邏輯設(shè)計結(jié)果。
ispSTREAMTM：JEDEC 文件轉(zhuǎn)化為位封裝格式，節(jié)省原文件1/8 的存儲空間。
ispTATM：萊迪思靜態(tài)時序分析器，是 ispDS+ HDL 綜合優(yōu)化邏輯適配器的組成部分。包括所有的功能。使用方便，節(jié)省了大量時序分析的代價。設(shè)計者可以通過時序分析器方便地獲得任何萊迪思 ISP 器件的引腳到引腳的時序細節(jié)。通過一個展開清單格式方便地查看結(jié)果。
ispVHDLTM：萊迪思開發(fā)系統(tǒng)。包括功能強大的 VHDL 語言和靈活的在系統(tǒng)可編程。完整的系統(tǒng)工具包括 Synopsys，Synplicity 和 Viewlogic，加上 ispDS+ HDL 綜合優(yōu)化邏輯適配器。
ispVM System：萊迪思半導(dǎo)體第二代器件下載工具。是基于能夠提供多供應(yīng)商的可編程支持的便攜式虛擬機概念設(shè)計的。提高了性能，增強了功能。
JEDEC file（JEDEC 文件）：用于對 ispLSI 器件編程的工業(yè)標準模式信息。
JTAG（Joint Test Action Group－聯(lián)合測試行動組）：一系列在主板加工過程中的對主板和芯片級進行功能驗證的標準。
Logic（邏輯）：集成電路的三個基本組成部分之一：微處理器內(nèi)存和邏輯。邏輯是用來進行數(shù)據(jù)操作和控制功能的。
Low Density PLD（低密度可編程邏輯器件）：小于1000 門的 PLD，也稱作 SPLD。
LUT （Look-Up Table－查找表）：一種在 PFU 中的器件結(jié)構(gòu)元素，用于組合邏輯和存儲?；旧鲜庆o態(tài)存儲器（SRAM）單元。
Macrocell（宏單元）：邏輯單元組，包括基本的產(chǎn)品邏輯和附加的功能：如存儲單元、通路控制、極性和反饋路徑。
MPI（Microprocessor Interface－微處理器接口）：ORCA 4 系列 FPGA 的器件結(jié)構(gòu)特征，使 FPGA 作為隨動或外圍器件與 PowerQUIC mP 接口。
OLMC（Output Logic Macrocell－輸出邏輯宏單元）：D 觸發(fā)器，在輸入端具有一個異或門，每一個 GLB 輸出可以任意配置成組合或寄存器輸出。
ORCA（Optimized Reconfigurable Cell Array－經(jīng)過優(yōu)化的可被重新配置的單元陣列）：一種萊迪思的 FPGA 器件。
ORP（Output Routing Pool－輸出布線池）：ORP 完成從 GLB 輸出到 I/O 單元的信號布線。I/O 單元將信號配置成輸出或雙向引腳。這種結(jié)構(gòu)在分配、鎖定 I/O 引腳和信號出入器件的布線時提供了很大的靈活性。
PAC（Programmable Analog Circuit－可編程模擬器件）：模擬集成電路可以被用戶編程實現(xiàn)各種形式的傳遞函數(shù)。
PFU（Programmable Function Unit－可編程功能單元）：在 ORCA 器件的PLC中的單元，可用來實現(xiàn)組合邏輯、存儲、及寄存器功能。
PIC （Programmable I/O Cell－可編程 I/O 單元）：在 ORCA FPGA 器件上的一組四個 PIO。PIC 還包含充足的布線路由選擇資源。
